mentor graphics products最新版（bǎn）

mentor graphics軟件可以進（jìn）行（háng）各種電路設計，還可（kě）以在線進行測試，打（dǎ）造（zào）全新數據分析係統，可以模擬真實電路，內置多種工具可以快速畫圖，保存曆史編輯信息，超多資源可以直接（jiē）使用，模擬進行各種測試（shì）。

mentor graphics軟件介（jiè）紹

新技術可提供可視化顯示、布局和3D設計規則檢查（chá），幫助機械和製造（zào）團隊最大限度地減少設計迭代。原理圖設計和布局（jú）增強功能可提（tí）高整個流程（chéng）範圍內（nèi）的可用性，進而提（tí）高用（yòng）戶生產（chǎn）率。

軟件內容

使用簡單（dān）：

產品線提供一套可（kě）立即（jí）使用（yòng）的解決方案，能自動（dòng）轉換舊規則檔案，並在結果（guǒ）顯（xiǎn）示（shì）環境內（ RVE）以圖形操作方式輕易完成除（chú）錯工作，故能整合至任何（hé）設計環境。簡單又強健可靠的規則檔案語法讓程式設（shè）計更容易。

龐大處理容量：

對於階層式設計的處理容量幾乎毫（háo）無限製，2GB或（huò）更多的記憶（yì）體存取（qǔ）能力可以協助客（kè）戶發展（zhǎn）大型設（shè）計專案；它（tā）也支援64位元作業係（xì）統（tǒng），並提供4GB以上定址（zhǐ）能力，多緒執行選項可以大幅提升工作效能，而（ér）且每顆處理器隻須增加1-2%記（jì）憶體。

最佳工作（zuò）效能（néng）：

採（cǎi）用高效率處理引擎，可在數小時內提供扁平式與階層式演算法的咚（dōng）憬Y果，不像以前需要數（shù）天時間；另外還有多緒（xù）執行的功（gōng）能選項，可大幅增加驗證速度。

與設計方式無關：

隻有（yǒu）驗證工具才能針對所有設計方（fāng）式，提供操作簡單的全自動階層分析（xī）與（yǔ）最佳化能力，不（bú）但讓執行（háng）過程更有效率，也不會影響工作效（xiào）能。

最佳化的可製造性處理能力：

所有設計規則檢查工具中，隻有完全整合晶片與佈局對比檢查，可自動找出微影（yǐng）程序問題；它提供先進的天線檢查能力、自動的平坦化填（tián）充功能（planarization fill）和以規則為基礎的光學製程（chéng）修正，為使用者帶（dài）來（lái）一套完整的可製造性處理流程。

軟件亮點

ASIC原型支（zhī）持

簡化ASIC到FPGA的遷移

對Atmel和QuickLogic的OEM支持

所有設備都具有相同的HDL和約束

與Mentor Tools集（jí）成

使用HDL Designer重用設計

使用FormalPro進（jìn）行等（děng）效性檢（jiǎn）查

簡ASIC到FPGA的遷移

自動門（mén）控時鍾轉換（huàn）

DesignWare實例轉換

支持（chí）ASIC時序約束（SDC）

ASIC原型支持

FPGA供應（yīng）商的獨立集成

支持Altera，Lattice，Microsemi和Xilinx

自（zì）動門控（kòng）時鍾轉換

軟（ruǎn）件特色（sè）

FPGA係列的高質（zhì）量（liàng）結果（QoR）。

此外，Mentor Graphics還與領先的IP供應商合作，提供多種經驗證，可與Precision Synthesis一起使用。

物理合成

Precision RTL Plus提供多廠商物理綜合，使設計人員能夠更快地實現他（tā）們的時序目標，並減少迭代次數（shù）。 通過支持來自所有主要設備供應商的超過25個FPGA係列，物理綜合是（shì）一種按鍵和時序驅動技術，為FPGA供應商的布局布線（xiàn）（P＆R）工具提供優化的網表。 精（jīng）確的物理合成（chéng）可將平（píng）均Fmax提高10％，範圍從5％到40％不等。

低功耗合（hé）成

由於更多的FPGA正在轉向低功耗應用，因此設計人員不（bú）僅需要仔細選擇功耗（hào）最高的（de）器件，還必須確保其實現流程盡可能降低功耗。 Precision RTL Plus支持各種優化，可降低多個設備供應商的動態功耗（hào）。

增量合成

Precision RTL Plus使設計人員能夠通過使用全自動或基於（yú）分（fèn）區的（de）增量流快速且（qiě）可預測地（dì）實施更改，從而減少運行（háng）時（shí）間並保留已完成的工作。全（quán）自動（dòng）增量合成不需要預分區，可（kě）將（jiāng）運行時間縮短60％，與Xilinx一起使用時可（kě）節省更多的運行時間？ SmartGuideTM（Xilinx增量P＆R流量）。基於分區的增量合（hé）成是基於團隊的設計方法的理想選擇，可以（yǐ）對子分區進行本地化更改，並提供最多6倍的運行時間縮減。

Precise-IP TM：FPGA供應商獨立IP平台

作為完整的FPGA供應商獨立方法的一部分，Precision RTL Plus采用Precise-IPTM，這是一個平台設計人員，可以（yǐ）生成多種預先驗證的IP，以實現跨不同